


ALCUNE ISTRUZIONI DEL MIPS (COMPUTER COMPANY)

- hp: - 32 registri visibili
- \$0 sempre uguale a zero

ISTRUZIONI LOGICHE/ARITMETICHE (classe R)

	sintassi	semantica
somma	add \$1, \$2, \$3	$\$1 = \$2 + \$3$
sottrazione	sub \$1, \$2, \$3	$\$1 = \$2 - \$3$
prod. logico	and \$1, \$2, \$3	$\$1 = \$2 \text{ and } \$3$
somma log.	or \$1, \$2, \$3	$\$1 = \$2 \text{ or } \$3$
confronto di minorezza	slt \$1, \$2, \$3 Set Less than	se $(\$2 < \$3)$ allora $\$1 = 1$ alt. $\$1 = 0$

FORMATO ISTRUZIONE CLASSE R






FIGURE 5.16 The three instruction classes (R-type, load and store, and branch) use two different instruction formats. The jump instructions use another format, which we will discuss shortly. (a) Instruction format for R-format instructions, which all have an opcode of 0. These instructions have three register operands: rs, rt, and rd. Fields rs and rt are sources, and rd is the destination. The ALU function is in the funct field and is decoded by the ALU control design in the previous section. The R-type instructions that we implement are add, sub, and, or, and slt. The shamt field is used only for shifts; we will ignore it in this chapter. (b) Instruction format for load (opcode = 35_{ten}) and store (opcode = 43_{ten}) instructions. The register rs is the base register that is added to the 16-bit address field to form the memory address. For loads, rt is the destination register for the loaded value. For stores, rt is the source register whose value should be stored into memory. (c) Instruction format for branch equal (opcode = 4). The registers rs and rt are the source registers that are compared for equality. The 16-bit address field is sign-extended, shifted, and added to the PC to compute the branch target address.

somma

opcode	RS	RT	RD	shamt	funct
0				0	32
6 bit	5 bit	5 bit	5 bit	5 bit	6 bit

sottraz.

0				0	34
---	--	--	--	---	----

and

0				0	36
---	--	--	--	---	----

or

0				0	37
---	--	--	--	---	----

confronto
di minorezza

0				0	42
---	--	--	--	---	----

p. esempio

add \$1, \$2, \$3 ----- $\$1 = \$2 + \$3$

opcode	RS	RT	RD	shamt	funct
0	2	3	1	0	32
31	26 25	21 20	16 15	11 10	6 5 0

ISTRUZIONI CARICAMENTO - MEMORIZZAZIONE SALTO CONDIZIONATO (classe I)

sintassi

semantica

caricamento
parola

lw \$1, 100(\$2) ---- \$1 = MEMORIA(\$2 + 100)

memorizzazione
parola


sw \$1, 100(\$2) ---- MEMORIA(\$2 + 100) = \$1

salta se
uguale

beq \$1, \$2, L ----- se (\$1 == \$2) vai a L

PC ← PC + 4 + L

FORMATO ISTRUZIONE CLASSE I



lw



sw




beq



p. esempio

lw \$1, 100(\$2) --- \$1 = MEMORIA (\$2 + 100)



FASI ESECUZIONE ISTRUZIONE

add, sub, and, or

fetch lettura registri oper. ALU scritt. rep.

slt

fetch lettura registri oper. ALU scritt. rep.
con 0 con 1

lw

fetch lettura registro operaz. ALU accesso memoria lettura scritt. rep.

sw

fetch lettura registro oper. ALU accesso memoria scrittura

beq

fetch lettura registri oper. ALU eventuale salto a
PC+4+ offset

Processore uniciclo

PROGETTO

SCO-SCA

1 ciclo istruzione


in

1 ciclo di CK


► PROGETTO SCA

► PROGETTO SCO


DATA-PATH




a. Instruction memory




b. Program counter




c. Adder




a. Registers



b. ALU






a. Data memory unit



b. Sign-extension unit

COMPONENTI BASE






Figura 5.2 Logica combinatoria, elementi di stato e clock sono interdipendenti. In un sistema digitale sincrono il clock determina quando gli elementi di stato debbono scrivere i valori di ingresso nella loro memoria interna. Gli ingressi di un elemento di stato devono raggiungere uno stato stabile (ossia, devono aver raggiunto un valore destinato a non cambiare almeno fino al prossimo fronte del clock) prima che il fronte attivo del clock causi un aggiornamento dello stato; si assumerà che tutti gli elementi di stato, incluse le memorie, siano sensibili ai fronti.






Figura 5.3 La metodologia sensibile ai fronti permette di leggere e scrivere un elemento di stato nello stesso ciclo di clock senza creare una condizione critica che potrebbe causare indeterminazione nei valori dei dati. Il ciclo di clock deve avere una durata sufficiente a garantire che gli ingressi siano stabili al verificarsi del fronte attivo del clock. Non può verificarsi alcuna reazione ciclica del segnale in un solo ciclo di clock grazie all'aggiornamento sensibile ai fronti dell'elemento di stato: se fosse possibile un tale ritorno di segnale questo circuito non funzionerebbe correttamente. I progetti presentati in questo capitolo e nel prossimo si basano sulla metodologia di temporizzazione sensibile ai fronti e su strutture simili a quella indicata in figura.

ARCHITETTURA BANCO DEI REGISTRI



dati di 32 bit

FIGURA B.19 Sintesi di due porte di lettura, per un banco di n registri; occorrono due moltiplicatori, ciascuno in grado di selezionare tra n bus a 32 bit. L'etichetta del registro sottoposto a operazione funziona come segnale di selezione per il moltiplicatore. La sintesi della porta di scrittura è invece mostrata nella figura B.20.



in ogni registro
ci sono 32 F/F
di tipo D

FIGURA B.20 Sintesi di una porta di scrittura per un banco dei registri; occorre un decodificatore, usato insieme al segnale di scrittura, per generare il segnale di clock da inviare ai bistabili componenti i registri. Tutti i tre gruppi di ingressi (l'etichetta del registro, il dato e il segnale di scrittura) sono soggetti a vincoli temporali, derivanti dai tempi di preparazione e di mantenimento, essenziali per garantire che il dato venga memorizzato nel banco in modo corretto.


ISTRUZIONI CLASSE R

FASE 1: ① FETCH


② LETTURA REGISTRI

③ OPERAZIONE ALU

④ SCRITTURA REGISTRO



0 e' il codice di R → 0 AND (42)₁₀
42 e' funct di SLT



ISTRUZIONI lw, sw


lw \$1, offset(\$2) ---- $\$1 = \text{memoria}(\$2 + \text{offset})$

sw \$1, offset(\$2) ---- $\text{memoria}(\$2 + \text{offset}) = \1

considerazioni

① ALU e registri di 32 bit

② offset è di 16 bit



se bit 15 = 1 \Rightarrow offset negativo




FIGURE 5.9 The datapath for a load or store does a register access, followed by a memory address calculation, then a read or write from memory, and a write into the register file if the instruction is a load.

parte per "lw"

.... continua

① fetch


② lettura registro

③ calcolo indirizzo memoria


④ accesso memoria

⑤ scritt. rep. caso "lw"

sempre ab. in lettura ma non in scrit.



parte per "sw"



$$PC = PC + \Delta + \text{offset}$$

① ofret-value e^{-di} 16 hr^t

③ indirizzare da cui riprendere solo molti pl. di 4
l'ufficio vuol sulle stesse "vite" "

Scorrimento a sinistra di 2 bit

Convincing proof.

$$PC = PC + A + (\text{offset-value}) * 4$$




FIGURE 5.10 The datapath for a branch uses the ALU to evaluate the branch condition and a separate adder to compute the branch target as the sum of the incremented PC and the sign-extended, lower 16 bits of the instruction (the branch displacement), shifted left 2 bits. The unit labeled *Shift left 2* is simply a routing of the signals between input and output that adds 00_{two} to the low-order end of the sign-extended offset field; no actual shift hardware is needed, since the amount of the “shift” is constant. Since we know that the offset was sign-extended from 16 bits, the shift will throw away only “sign bits.” Control logic is used to decide whether the incremented PC or branch target should replace the PC, based on the Zero output of the ALU.

issue. I-beq



① fetch

② decode register

③ compute

④ evaluate

approximate PC



scorrimento a sinistra di 2 posizioni


offset già esteso

12 bit 15 bit
00...0110...01

offset già esteso
x 4 (100)

00...0110...01 x
 100 =

00...0110...0100
15 bit 17 bit



Il diagramma illustra l'architettura di un processore a 32 bit, organizzato in diverse unità funzionali:

- PC (Program Counter):** Fornisce l'indirizzo di lettura delle istruzioni (4 bit).
- Memoria delle Istruzioni:** Riceve l'indirizzo di lettura e restituisce l'istruzione completa (32 bit).
- Decodifica dell'Istruzione:** L'istruzione (32 bit) viene divisa in campi:
 - Istruzione [31-0]:** L'intero campo.
 - Istruzione [25-21]:** Registro letto 1 (5 bit).
 - Istruzione [20-16]:** Registro letto 2 (5 bit).
 - Istruzione [15-11]:** Registro scritto (5 bit).
 - Istruzione [15-0]:** Campo per il risultato immediato (16 bit).
- Registri:** Un array di registri che include:
 - Registro letto 1 / Registro letto 2:** Forniscono dati a 32 bit.
 - Registro scritto:** Riceve dati a 32 bit.
 - Dato scritto:** Riceve dati a 32 bit.
- Unità di Controllo:**
 - Shift a sinistra di 2:** Sposta a sinistra di 2 posizioni.
 - Unità di controllo ALU:** Gestisce le operazioni ALU e i flag di controllo.
- ALU (Arithmetic Logic Unit):**
 - Somma Risultato ALU:** Calcola la somma dei dati a 32 bit.
 - ALU Risultato ALU:** Calcola il risultato dell'operazione ALU.
 - Zero:** Flag di controllo che indica se il risultato è zero.
 - A < B:** Flag di controllo che indica se A è minore di B.
- Memoria Dati:**
 - Dato letto:** Riceve l'indirizzo e restituisce dati a 32 bit.
 - Dato scritto:** Riceve l'indirizzo e i dati da scrivere.
- Multiplexori (MUX):**
 - PCSrc:** Seleziona la prossima PC (4 bit).
 - Mux ALU:** Seleziona i dati per l'ALU (32 bit).
 - Mux MemtoReg:** Seleziona i dati da scrivere nei registri (32 bit).
- Flusso dei Dati:**
 - I dati dai registri e dai MUX vengono inviati all'ALU.
 - Il risultato dell'ALU viene inviato al Mux MemtoReg.
 - Il Mux MemtoReg seleziona i dati da scrivere nei registri.
 - I dati dai registri e dai MUX vengono inviati alla Memoria Dati.
 - La Memoria Dati restituisce i dati alla Memoria delle Istruzioni.

A diagram illustrating a computer architecture. At the bottom, there are three input sources: 'memory', '0', and 'ALU'. Arrows from these sources point upwards into a central oval-shaped component. Inside this oval, the letters 'EX' are written. An arrow points downwards from the top of the oval to the label 'output' on the left side of the diagram.

ingress:
0.1 per
SLT

CONTROLLO ALU

Ingresso di controllo della ALU	Funzione
000	AND
001	OR
010	somma
110	sottrazione
111	set on less than

Istruzioni	Codice operativo istruzione	Codice della funzione	Segnali controllo ALU		
	$O_5 O_4 O_3 O_2 O_1 O_0$	$F_5 F_4 F_3 F_2 F_1 F_0$	O_{P2}	O_{P1}	O_{P0}
somma	0 0 0 0 0 0	1 0 0 0 0 0	0	1	0
sottraz.	0 0 0 0 0 0	1 0 0 0 1 0	1	1	0
AND	0 0 0 0 0 0	1 0 0 1 0 0	0	0	0
OR	0 0 0 0 0 0	1 0 0 1 0 1	0	0	1
set on less than	0 0 0 0 0 0	1 0 1 0 1 0	1	1	1
lw	1 0 0 0 1 1	- - - - -	0	1	0
sw	1 0 1 0 0 1	- - - - -	0	1	0
branch equal	0 0 0 1 0 0	- - - - -	1	1	0

p.e.

$$O_{P2} = \bar{O}_5 \bar{O}_4 \bar{O}_3 \bar{O}_2 \bar{O}_1 \bar{O}_0 F_5 \bar{F}_4 (\bar{F}_3 \bar{F}_2 F_1 \bar{F}_0 + F_3 \bar{F}_2 F_1 \bar{F}_0) + \bar{O}_5 \bar{O}_4 \bar{O}_3 O_2 \bar{O}_1 \bar{O}_0$$

SOLUZIONE AUTORI:

RICAVARE DUE SEGNALI DI CONTROLLO (ALU_{op})
DAL CODICE OPERATIVO

13b

Codice operativo istruzione	ALUOp	Operazione dell'istruzione	Codice della funzione	Azione dell'ALU desiderata	Ingresso di controllo dell'ALU
LW	00	Caricamento parola	XXXXXX	add	010
SW	00	Memorizzazione parola	XXXXXX	add	010
Branch equal	01	Salto condizionato	XXXXXX	subtract	110
Tipo R	10	Somma	100000	add	010
Tipo R	10	Sottrazione	100010	add sub	110
Tipo R	10	AND	100100	and	000
Tipo R	10	OR	100101	or	001
Tipo R	10	Confronto di minoranza	101010	set-on-less-than	111

ALUOp		Codice della funzione						Operazione ALU
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0	
0	0	X	X	X	X	X	X	010
X	1	X	X	X	X	X	X	110
1	X	X	X	0	0	0	0	010
1	X	X	X	0	0	1	0	110
1	X	X	X	0	1	0	0	000
1	X	X	X	0	1	0	1	001
1	X	X	X	1	0	1	0	111

OP2

$$\begin{array}{lcl}
 \begin{array}{l}
 \times 1 \quad \times \times \times \times \times \times \\
 1 \times \quad \times \times 0 0 \underline{1} 0 \\
 1 \times \quad \times \times 1 0 \underline{1} 0
 \end{array}
 & \left. \vphantom{\begin{array}{l} \times 1 \\ 1 \times \\ 1 \times \end{array}} \right\} &
 \begin{array}{l}
 \times 1 \quad \times \times \times \times \times \times \\
 1 \times \quad \times \times \times \times 1 \times
 \end{array}
 \end{array}$$

OP4

$$\begin{array}{lcl}
 \begin{array}{l}
 00 \quad \times \times \times \times \times \times \\
 \times 1 \quad \times \times \times \times \times \times
 \end{array}
 & \left. \vphantom{\begin{array}{l} 00 \\ \times 1 \end{array}} \right\} &
 \begin{array}{l}
 0 \times \quad \times \times \times \times \times \times
 \end{array}
 \\
 \\
 \begin{array}{l}
 1 \times \quad \times \times 0 \underline{0} 0 0 \\
 1 \times \quad \times \times 0 \underline{0} 1 0 \\
 1 \times \quad \times \times 1 \underline{0} 1 0
 \end{array}
 & \left. \vphantom{\begin{array}{l} 1 \times \\ 1 \times \\ 1 \times \end{array}} \right\} &
 \begin{array}{l}
 1 \times \quad \times \times \times 0 \times \times
 \end{array}
 \end{array}$$

OP0

$$\begin{array}{lcl}
 \begin{array}{l}
 1 \times \quad \times \times 0 1 0 \underline{1} \\
 1 \times \quad \times \times \underline{1} 0 1 0
 \end{array}
 & \left. \vphantom{\begin{array}{l} 1 \times \\ 1 \times \end{array}} \right\} &
 \begin{array}{l}
 1 \times \quad \times \times \times \times \times 1 \\
 1 \times \quad \times \times 1 \times \times \times
 \end{array}
 \end{array}$$

ALUOp		Campi di codice della funzione					
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0
X	1	X	X	X	X	X	X
1	X	X	X	X	X	1	X


a. Tabella delle verità per Operazione2 = 1. (Questa tabella corrisponde al bit di sinistra del campo Operazione nella figura 5.16.)

ALUOp		Campi di codice della funzione					
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0
0	X	X	X	X	X	X	X
X	X	X	X	X	0	X	X

b. Tabella delle verità per Operazione1 = 1.

ALUOp		Campi di codice della funzione					
ALUOp1	ALUOp0	F5	F4	F3	F2	F1	F0
1	X	X	X	X	X	X	1
1	X	X	X	1	X	X	X

c. Tabella delle verità per Operazione0 = 1.



CONTROLLO ALU